/* SPDX-License-Identifier: GPL-2.0+ */
// $Module: reg_G11_PINMUX_REG $
// $RegisterBank Version: v1.0.00 $
// $Author:  $
// $Date: Tue, 28 Feb 2023 09:48:39 AM $
//

//GEN REG ADDR/OFFSET/MASK
#define  G11_PINMUX_REG_REG_UART0_TX  0x0
#define  G11_PINMUX_REG_REG_UART0_RX  0x4
#define  G11_PINMUX_REG_REG_UART1_TX  0x8
#define  G11_PINMUX_REG_REG_UART1_RTS  0xc
#define  G11_PINMUX_REG_REG_UART1_RX  0x10
#define  G11_PINMUX_REG_REG_UART1_CTS  0x14
#define  G11_PINMUX_REG_REG_EMMC_RST_X  0x18
#define  G11_PINMUX_REG_REG_EMMC_CLK  0x1c
#define  G11_PINMUX_REG_REG_EMMC_CMD  0x20
#define  G11_PINMUX_REG_REG_EMMC_D0  0x24
#define  G11_PINMUX_REG_REG_EMMC_D1  0x28
#define  G11_PINMUX_REG_REG_EMMC_D2  0x2c
#define  G11_PINMUX_REG_REG_EMMC_D3  0x30
#define  G11_PINMUX_REG_REG_SD1_CLK  0x34
#define  G11_PINMUX_REG_REG_SD1_CMD  0x38
#define  G11_PINMUX_REG_REG_SD1_D0  0x3c
#define  G11_PINMUX_REG_REG_SD1_D1  0x40
#define  G11_PINMUX_REG_REG_SD1_D2  0x44
#define  G11_PINMUX_REG_REG_SD1_D3  0x48
#define  G11_PINMUX_REG_REG_CAN0_TX  0x4c
#define  G11_PINMUX_REG_REG_CAN0_RX  0x50
#define  G11_PINMUX_REG_REG_UART0_TX_PU_EN   0x0
#define  G11_PINMUX_REG_REG_UART0_TX_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_UART0_TX_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_UART0_TX_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART0_TX_PD_EN   0x0
#define  G11_PINMUX_REG_REG_UART0_TX_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_UART0_TX_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_UART0_TX_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART0_TX_PIN_SEL_EN   0x0
#define  G11_PINMUX_REG_REG_UART0_TX_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_UART0_TX_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_UART0_TX_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_UART0_TX_DRI_SEL   0x0
#define  G11_PINMUX_REG_REG_UART0_TX_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_UART0_TX_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_UART0_TX_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_UART0_TX_SCT_EN   0x0
#define  G11_PINMUX_REG_REG_UART0_TX_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_UART0_TX_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_UART0_TX_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART0_TX_OEX_EN   0x0
#define  G11_PINMUX_REG_REG_UART0_TX_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_UART0_TX_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_UART0_TX_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART0_RX_PU_EN   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_UART0_RX_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART0_RX_PD_EN   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_UART0_RX_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_UART0_RX_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART0_RX_PIN_SEL_EN   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_UART0_RX_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_UART0_RX_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_DRI_SEL   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_UART0_RX_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_UART0_RX_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_SCT_EN   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_UART0_RX_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_UART0_RX_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART0_RX_OEX_EN   0x4
#define  G11_PINMUX_REG_REG_UART0_RX_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_UART0_RX_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_UART0_RX_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_TX_PU_EN   0x8
#define  G11_PINMUX_REG_REG_UART1_TX_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_UART1_TX_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_UART1_TX_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_TX_PD_EN   0x8
#define  G11_PINMUX_REG_REG_UART1_TX_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_UART1_TX_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_UART1_TX_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_TX_PIN_SEL_EN   0x8
#define  G11_PINMUX_REG_REG_UART1_TX_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_UART1_TX_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_UART1_TX_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_TX_DRI_SEL   0x8
#define  G11_PINMUX_REG_REG_UART1_TX_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_UART1_TX_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_UART1_TX_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_TX_SCT_EN   0x8
#define  G11_PINMUX_REG_REG_UART1_TX_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_UART1_TX_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_UART1_TX_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_TX_OEX_EN   0x8
#define  G11_PINMUX_REG_REG_UART1_TX_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_UART1_TX_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_UART1_TX_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RTS_PU_EN   0xc
#define  G11_PINMUX_REG_REG_UART1_RTS_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_UART1_RTS_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_UART1_RTS_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RTS_PD_EN   0xc
#define  G11_PINMUX_REG_REG_UART1_RTS_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_UART1_RTS_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_UART1_RTS_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RTS_PIN_SEL_EN   0xc
#define  G11_PINMUX_REG_REG_UART1_RTS_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_UART1_RTS_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_UART1_RTS_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_RTS_DRI_SEL   0xc
#define  G11_PINMUX_REG_REG_UART1_RTS_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_UART1_RTS_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_UART1_RTS_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_RTS_SCT_EN   0xc
#define  G11_PINMUX_REG_REG_UART1_RTS_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_UART1_RTS_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_UART1_RTS_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RTS_OEX_EN   0xc
#define  G11_PINMUX_REG_REG_UART1_RTS_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_UART1_RTS_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_UART1_RTS_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RX_PU_EN   0x10
#define  G11_PINMUX_REG_REG_UART1_RX_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_UART1_RX_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_UART1_RX_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RX_PD_EN   0x10
#define  G11_PINMUX_REG_REG_UART1_RX_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_UART1_RX_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_UART1_RX_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RX_PIN_SEL_EN   0x10
#define  G11_PINMUX_REG_REG_UART1_RX_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_UART1_RX_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_UART1_RX_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_RX_DRI_SEL   0x10
#define  G11_PINMUX_REG_REG_UART1_RX_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_UART1_RX_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_UART1_RX_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_RX_SCT_EN   0x10
#define  G11_PINMUX_REG_REG_UART1_RX_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_UART1_RX_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_UART1_RX_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_RX_OEX_EN   0x10
#define  G11_PINMUX_REG_REG_UART1_RX_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_UART1_RX_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_UART1_RX_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_CTS_PU_EN   0x14
#define  G11_PINMUX_REG_REG_UART1_CTS_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_UART1_CTS_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_UART1_CTS_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_CTS_PD_EN   0x14
#define  G11_PINMUX_REG_REG_UART1_CTS_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_UART1_CTS_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_UART1_CTS_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_CTS_PIN_SEL_EN   0x14
#define  G11_PINMUX_REG_REG_UART1_CTS_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_UART1_CTS_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_UART1_CTS_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_CTS_DRI_SEL   0x14
#define  G11_PINMUX_REG_REG_UART1_CTS_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_UART1_CTS_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_UART1_CTS_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_UART1_CTS_SCT_EN   0x14
#define  G11_PINMUX_REG_REG_UART1_CTS_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_UART1_CTS_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_UART1_CTS_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_UART1_CTS_OEX_EN   0x14
#define  G11_PINMUX_REG_REG_UART1_CTS_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_UART1_CTS_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_UART1_CTS_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PU_EN   0x18
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PD_EN   0x18
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PIN_SEL_EN   0x18
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_EMMC_RST_X_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_RST_X_DRI_SEL   0x18
#define  G11_PINMUX_REG_REG_EMMC_RST_X_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_EMMC_RST_X_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_EMMC_RST_X_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_RST_X_SCT_EN   0x18
#define  G11_PINMUX_REG_REG_EMMC_RST_X_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_EMMC_RST_X_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_EMMC_RST_X_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_RST_X_OEX_EN   0x18
#define  G11_PINMUX_REG_REG_EMMC_RST_X_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_EMMC_RST_X_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_EMMC_RST_X_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CLK_PU_EN   0x1c
#define  G11_PINMUX_REG_REG_EMMC_CLK_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_EMMC_CLK_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_EMMC_CLK_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CLK_PD_EN   0x1c
#define  G11_PINMUX_REG_REG_EMMC_CLK_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_EMMC_CLK_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_EMMC_CLK_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CLK_PIN_SEL_EN   0x1c
#define  G11_PINMUX_REG_REG_EMMC_CLK_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_EMMC_CLK_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_EMMC_CLK_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_CLK_DRI_SEL   0x1c
#define  G11_PINMUX_REG_REG_EMMC_CLK_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_EMMC_CLK_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_EMMC_CLK_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_CLK_SCT_EN   0x1c
#define  G11_PINMUX_REG_REG_EMMC_CLK_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_EMMC_CLK_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_EMMC_CLK_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CLK_OEX_EN   0x1c
#define  G11_PINMUX_REG_REG_EMMC_CLK_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_EMMC_CLK_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_EMMC_CLK_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CMD_PU_EN   0x20
#define  G11_PINMUX_REG_REG_EMMC_CMD_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_EMMC_CMD_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_EMMC_CMD_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CMD_PD_EN   0x20
#define  G11_PINMUX_REG_REG_EMMC_CMD_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_EMMC_CMD_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_EMMC_CMD_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CMD_PIN_SEL_EN   0x20
#define  G11_PINMUX_REG_REG_EMMC_CMD_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_EMMC_CMD_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_EMMC_CMD_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_CMD_DRI_SEL   0x20
#define  G11_PINMUX_REG_REG_EMMC_CMD_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_EMMC_CMD_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_EMMC_CMD_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_CMD_SCT_EN   0x20
#define  G11_PINMUX_REG_REG_EMMC_CMD_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_EMMC_CMD_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_EMMC_CMD_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_CMD_OEX_EN   0x20
#define  G11_PINMUX_REG_REG_EMMC_CMD_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_EMMC_CMD_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_EMMC_CMD_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D0_PU_EN   0x24
#define  G11_PINMUX_REG_REG_EMMC_D0_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_EMMC_D0_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_EMMC_D0_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D0_PD_EN   0x24
#define  G11_PINMUX_REG_REG_EMMC_D0_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_EMMC_D0_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_EMMC_D0_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D0_PIN_SEL_EN   0x24
#define  G11_PINMUX_REG_REG_EMMC_D0_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_EMMC_D0_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_EMMC_D0_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D0_DRI_SEL   0x24
#define  G11_PINMUX_REG_REG_EMMC_D0_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_EMMC_D0_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_EMMC_D0_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D0_SCT_EN   0x24
#define  G11_PINMUX_REG_REG_EMMC_D0_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_EMMC_D0_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_EMMC_D0_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D0_OEX_EN   0x24
#define  G11_PINMUX_REG_REG_EMMC_D0_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_EMMC_D0_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_EMMC_D0_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D1_PU_EN   0x28
#define  G11_PINMUX_REG_REG_EMMC_D1_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_EMMC_D1_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_EMMC_D1_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D1_PD_EN   0x28
#define  G11_PINMUX_REG_REG_EMMC_D1_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_EMMC_D1_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_EMMC_D1_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D1_PIN_SEL_EN   0x28
#define  G11_PINMUX_REG_REG_EMMC_D1_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_EMMC_D1_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_EMMC_D1_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D1_DRI_SEL   0x28
#define  G11_PINMUX_REG_REG_EMMC_D1_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_EMMC_D1_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_EMMC_D1_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D1_SCT_EN   0x28
#define  G11_PINMUX_REG_REG_EMMC_D1_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_EMMC_D1_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_EMMC_D1_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D1_OEX_EN   0x28
#define  G11_PINMUX_REG_REG_EMMC_D1_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_EMMC_D1_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_EMMC_D1_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D2_PU_EN   0x2c
#define  G11_PINMUX_REG_REG_EMMC_D2_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_EMMC_D2_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_EMMC_D2_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D2_PD_EN   0x2c
#define  G11_PINMUX_REG_REG_EMMC_D2_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_EMMC_D2_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_EMMC_D2_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D2_PIN_SEL_EN   0x2c
#define  G11_PINMUX_REG_REG_EMMC_D2_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_EMMC_D2_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_EMMC_D2_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D2_DRI_SEL   0x2c
#define  G11_PINMUX_REG_REG_EMMC_D2_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_EMMC_D2_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_EMMC_D2_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D2_SCT_EN   0x2c
#define  G11_PINMUX_REG_REG_EMMC_D2_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_EMMC_D2_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_EMMC_D2_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D2_OEX_EN   0x2c
#define  G11_PINMUX_REG_REG_EMMC_D2_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_EMMC_D2_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_EMMC_D2_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D3_PU_EN   0x30
#define  G11_PINMUX_REG_REG_EMMC_D3_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_EMMC_D3_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_EMMC_D3_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D3_PD_EN   0x30
#define  G11_PINMUX_REG_REG_EMMC_D3_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_EMMC_D3_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_EMMC_D3_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D3_PIN_SEL_EN   0x30
#define  G11_PINMUX_REG_REG_EMMC_D3_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_EMMC_D3_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_EMMC_D3_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D3_DRI_SEL   0x30
#define  G11_PINMUX_REG_REG_EMMC_D3_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_EMMC_D3_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_EMMC_D3_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_EMMC_D3_SCT_EN   0x30
#define  G11_PINMUX_REG_REG_EMMC_D3_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_EMMC_D3_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_EMMC_D3_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_EMMC_D3_OEX_EN   0x30
#define  G11_PINMUX_REG_REG_EMMC_D3_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_EMMC_D3_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_EMMC_D3_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CLK_PU_EN   0x34
#define  G11_PINMUX_REG_REG_SD1_CLK_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_SD1_CLK_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_SD1_CLK_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CLK_PD_EN   0x34
#define  G11_PINMUX_REG_REG_SD1_CLK_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_SD1_CLK_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_SD1_CLK_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CLK_PIN_SEL_EN   0x34
#define  G11_PINMUX_REG_REG_SD1_CLK_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_SD1_CLK_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_SD1_CLK_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_CLK_DRI_SEL   0x34
#define  G11_PINMUX_REG_REG_SD1_CLK_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_SD1_CLK_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_SD1_CLK_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_CLK_SCT_EN   0x34
#define  G11_PINMUX_REG_REG_SD1_CLK_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_SD1_CLK_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_SD1_CLK_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CLK_OEX_EN   0x34
#define  G11_PINMUX_REG_REG_SD1_CLK_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_SD1_CLK_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_SD1_CLK_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CMD_PU_EN   0x38
#define  G11_PINMUX_REG_REG_SD1_CMD_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_SD1_CMD_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_SD1_CMD_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CMD_PD_EN   0x38
#define  G11_PINMUX_REG_REG_SD1_CMD_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_SD1_CMD_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_SD1_CMD_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CMD_PIN_SEL_EN   0x38
#define  G11_PINMUX_REG_REG_SD1_CMD_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_SD1_CMD_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_SD1_CMD_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_CMD_DRI_SEL   0x38
#define  G11_PINMUX_REG_REG_SD1_CMD_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_SD1_CMD_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_SD1_CMD_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_CMD_SCT_EN   0x38
#define  G11_PINMUX_REG_REG_SD1_CMD_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_SD1_CMD_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_SD1_CMD_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_CMD_OEX_EN   0x38
#define  G11_PINMUX_REG_REG_SD1_CMD_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_SD1_CMD_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_SD1_CMD_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D0_PU_EN   0x3c
#define  G11_PINMUX_REG_REG_SD1_D0_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_SD1_D0_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_SD1_D0_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D0_PD_EN   0x3c
#define  G11_PINMUX_REG_REG_SD1_D0_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_SD1_D0_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_SD1_D0_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D0_PIN_SEL_EN   0x3c
#define  G11_PINMUX_REG_REG_SD1_D0_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_SD1_D0_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_SD1_D0_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D0_DRI_SEL   0x3c
#define  G11_PINMUX_REG_REG_SD1_D0_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_SD1_D0_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_SD1_D0_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D0_SCT_EN   0x3c
#define  G11_PINMUX_REG_REG_SD1_D0_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_SD1_D0_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_SD1_D0_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D0_OEX_EN   0x3c
#define  G11_PINMUX_REG_REG_SD1_D0_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_SD1_D0_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_SD1_D0_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D1_PU_EN   0x40
#define  G11_PINMUX_REG_REG_SD1_D1_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_SD1_D1_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_SD1_D1_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D1_PD_EN   0x40
#define  G11_PINMUX_REG_REG_SD1_D1_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_SD1_D1_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_SD1_D1_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D1_PIN_SEL_EN   0x40
#define  G11_PINMUX_REG_REG_SD1_D1_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_SD1_D1_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_SD1_D1_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D1_DRI_SEL   0x40
#define  G11_PINMUX_REG_REG_SD1_D1_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_SD1_D1_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_SD1_D1_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D1_SCT_EN   0x40
#define  G11_PINMUX_REG_REG_SD1_D1_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_SD1_D1_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_SD1_D1_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D1_OEX_EN   0x40
#define  G11_PINMUX_REG_REG_SD1_D1_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_SD1_D1_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_SD1_D1_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D2_PU_EN   0x44
#define  G11_PINMUX_REG_REG_SD1_D2_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_SD1_D2_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_SD1_D2_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D2_PD_EN   0x44
#define  G11_PINMUX_REG_REG_SD1_D2_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_SD1_D2_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_SD1_D2_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D2_PIN_SEL_EN   0x44
#define  G11_PINMUX_REG_REG_SD1_D2_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_SD1_D2_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_SD1_D2_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D2_DRI_SEL   0x44
#define  G11_PINMUX_REG_REG_SD1_D2_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_SD1_D2_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_SD1_D2_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D2_SCT_EN   0x44
#define  G11_PINMUX_REG_REG_SD1_D2_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_SD1_D2_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_SD1_D2_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D2_OEX_EN   0x44
#define  G11_PINMUX_REG_REG_SD1_D2_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_SD1_D2_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_SD1_D2_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D3_PU_EN   0x48
#define  G11_PINMUX_REG_REG_SD1_D3_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_SD1_D3_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_SD1_D3_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D3_PD_EN   0x48
#define  G11_PINMUX_REG_REG_SD1_D3_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_SD1_D3_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_SD1_D3_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D3_PIN_SEL_EN   0x48
#define  G11_PINMUX_REG_REG_SD1_D3_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_SD1_D3_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_SD1_D3_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D3_DRI_SEL   0x48
#define  G11_PINMUX_REG_REG_SD1_D3_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_SD1_D3_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_SD1_D3_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_SD1_D3_SCT_EN   0x48
#define  G11_PINMUX_REG_REG_SD1_D3_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_SD1_D3_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_SD1_D3_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_SD1_D3_OEX_EN   0x48
#define  G11_PINMUX_REG_REG_SD1_D3_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_SD1_D3_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_SD1_D3_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_TX_PU_EN   0x4c
#define  G11_PINMUX_REG_REG_CAN0_TX_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_CAN0_TX_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_CAN0_TX_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_TX_PD_EN   0x4c
#define  G11_PINMUX_REG_REG_CAN0_TX_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_CAN0_TX_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_CAN0_TX_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_TX_PIN_SEL_EN   0x4c
#define  G11_PINMUX_REG_REG_CAN0_TX_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_CAN0_TX_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_CAN0_TX_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_CAN0_TX_DRI_SEL   0x4c
#define  G11_PINMUX_REG_REG_CAN0_TX_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_CAN0_TX_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_CAN0_TX_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_CAN0_TX_SCT_EN   0x4c
#define  G11_PINMUX_REG_REG_CAN0_TX_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_CAN0_TX_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_CAN0_TX_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_TX_OEX_EN   0x4c
#define  G11_PINMUX_REG_REG_CAN0_TX_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_CAN0_TX_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_CAN0_TX_OEX_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_RX_PU_EN   0x50
#define  G11_PINMUX_REG_REG_CAN0_RX_PU_EN_OFFSET 2
#define  G11_PINMUX_REG_REG_CAN0_RX_PU_EN_MASK   0x4
#define  G11_PINMUX_REG_REG_CAN0_RX_PU_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_RX_PD_EN   0x50
#define  G11_PINMUX_REG_REG_CAN0_RX_PD_EN_OFFSET 3
#define  G11_PINMUX_REG_REG_CAN0_RX_PD_EN_MASK   0x8
#define  G11_PINMUX_REG_REG_CAN0_RX_PD_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_RX_PIN_SEL_EN   0x50
#define  G11_PINMUX_REG_REG_CAN0_RX_PIN_SEL_EN_OFFSET 4
#define  G11_PINMUX_REG_REG_CAN0_RX_PIN_SEL_EN_MASK   0xf0
#define  G11_PINMUX_REG_REG_CAN0_RX_PIN_SEL_EN_BITS   0x4
#define  G11_PINMUX_REG_REG_CAN0_RX_DRI_SEL   0x50
#define  G11_PINMUX_REG_REG_CAN0_RX_DRI_SEL_OFFSET 8
#define  G11_PINMUX_REG_REG_CAN0_RX_DRI_SEL_MASK   0xf00
#define  G11_PINMUX_REG_REG_CAN0_RX_DRI_SEL_BITS   0x4
#define  G11_PINMUX_REG_REG_CAN0_RX_SCT_EN   0x50
#define  G11_PINMUX_REG_REG_CAN0_RX_SCT_EN_OFFSET 12
#define  G11_PINMUX_REG_REG_CAN0_RX_SCT_EN_MASK   0x1000
#define  G11_PINMUX_REG_REG_CAN0_RX_SCT_EN_BITS   0x1
#define  G11_PINMUX_REG_REG_CAN0_RX_OEX_EN   0x50
#define  G11_PINMUX_REG_REG_CAN0_RX_OEX_EN_OFFSET 13
#define  G11_PINMUX_REG_REG_CAN0_RX_OEX_EN_MASK   0x2000
#define  G11_PINMUX_REG_REG_CAN0_RX_OEX_EN_BITS   0x1
